> Infatti. Le diffusioni di source e drain hanno lo stesso drogaggio e la
> stessa estensione, anche perch� di solito vengono realizzate insieme in un
> unico step del processo tecnologico in modo da poter utilizzare un'unica
> maschera (vd. processi autoallineanti)
Questo pero' non c'entra col discorso source-drain.
SPiego meglio quello che intendo (nella precedente
mail in effetti non sono stato chiaro).
I MOS effettivamente sono simmetrici, in teoria.
Quindi la definizione di source e drain si riferisce
al collegamento. Per gli NMOS il source e' quello
a potenziale piu basso per definizione. Ecco perche'
quando nella mail iniziale si diceva il drain del
NMOS a massa mi suonava strano: il source doveva
essere a potenziale ancora piu' basso e questa e'
decisamente una situazione non-standard (comunque
in tecnologia MOS analogica si puo' verificare
tranquillamente).
Quello che tu dici sulle maschere e' corretto,
pero' tieni conto che in genere nella tecnologia
CMOS digitale i source sono sempre connessi alle
well (o al substrato). Questo viene fatto con le
stesse maschere che definiscono source e drain
per il dispositivo complementare, ad esempio,
nelle impiantazioni source e drain per un mos N,
viene fatta accanto al source una impiantazione
P (usando la maschera per il source e drain P).
Lo stesso per l'altro tipo di transistor. Poi
in fase di metallizzazione queste 2 zone saranno
messe a contatto. In questo caso il source e'
sempre al potenziale del bulk (sia esso la well o il
substrato).
Questo perche' il bulk deve essere sempre collegato
al potenziale piu' positivo (se PMOS) o piu'negativo
(se NMOS).
In questo caso i MOS perdono la loro simmetria.
Nel digitale tutti i MOS sono collegati al potenziale
piu' basso. In analogico puo' succedere il caso
in cui si vuole che bulk e source siano collegati
(per avere Vbs=0 e non avere effetto body) ma allo
stesso tempo il source non e' a potenziale piu' basso.
E' lo stesso caso che si potrebbe verificare nel
circuito proposto dal nostro amico. I due MOS
centrali hanno i source che non sono a potenziale
piu' basso, e in logica standard hanno una Vbs non
ugale a zero. Per il digitale non e' un problema.
Per l'analogico si ovvia polarizzando la well separatamente,
ma in un processo single well non e' possibile perche'
uno dei due tipi di MOS e' costruito sul substrato
qunidi ha una unica gigantesca well (se si vuole).
Allora come minimo un processo double well.
A quanto mi risulta le fonderie che conosco sono
restie ad usare processi double well per il digitale.
Poi ci sarebbe la questione dei MOS LDD (lightly doped
drain) in cui c'e' una zone debolmente drogata al
drain e questo potrebbe gia' rompere la simmetria del MOS,
pero' non mi ricordo bene se lo stesso impianto e' fatto
anche al source. Probabilmente si', ma non sono sicuro.
In ogni caso gli spacer mi pare che siano anche al source.
Se ti interessano queste cose mi permetto di consigliarti
il libro di Roy Alan Hastings "The Art of Analog Layout",
praticamente indispensabile per che voglia fare del
design. IMHO e' molto piu' completo del classico di
Dan Klein (che comunque non conosco bene ma ho solo
sfogliato).
&
--------------------------------
Inviato via
http://arianna.libero.it/usenet/
Received on Sat Nov 15 2003 - 13:57:33 CET