Articoli scientifici su SIV e dielettrici low-K

From: Philip Pirrip <fpga.101_at_gmail.com>
Date: Mon, 6 Feb 2023 01:26:06 -0800 (PST)

Salve,


sto facendo una tesi sulla _affidabilità_ delle connessioni metalliche nei circuiti integrati (Back End of Line, BEOL), quindi mi sarebbero molto utili articoli di review, recenti, per farmi una idea sull'argomento. Per ora sono riuscito a reperire solo articoli sull'elettromigrazione, che però è il problema più studiato. Argomenti importanti sarebbero, a parte l'elettromigrazione :

1) SIV, Stress Induced Voiding
2) Dielettrici low-k, a bassa costante dielettrica relativa
3) Interconnessioni nei chip 3D
4) Possibili sviluppi, per es. interconnessioni in carbonio


Ho chiesto anche a ChatGPT che mi ha fornito un elenco di articoli, ne riporto alla fine alcuni in PS., ma io non sono riuscito a reperirli; occorrerebbe una certa dimestichezza, che io non ho, con le banche dati di articoli on line.


Allora ho pensato visto che questo forum è molto frequantato da persone che hanno più dimestichezza di me con le banche dati di articoli, per es. Professori o Ricercatori e altri, se qualcuno gentilmente potesse reperirmeli e spedirmeli.

Sarei anche disposto a pagare per averli, diciamo 5 E ad articolo :-)

Grazie 1000

PS.
Articoli sul SIV


 "Reliability challenges and solutions in advanced interconnects for high-performance and energy-efficient integrated circuits" di J. Chen, Y. Liu, L. Liao, and X. Zhang, pubblicato sulla rivista "Microelectronics Reliability" nel 2021.


    "Reliability issues and solutions in Cu interconnects for advanced integrated circuits" di Y. Liu, J. Chen, L. Liao, and X. Zhang, pubblicato sulla rivista "Microelectronics Reliability" nel 2021.


    "Stress-induced voids in Cu interconnects: Mechanisms, modeling, and mitigation" di S. B. Lee and S. B. Lee, pubblicato sulla rivista "Materials Science and Engineering: R: Reports" nel 2020.


   "A review on stress-induced voiding in Cu interconnects: From mechanism to mitigation" di S. B. Lee, S. B. Lee, and Y. J. Kim, pubblicato sulla rivista "Microelectronics Reliability" nel 2019.
 

"Mitigating Stress-Induced Voiding in Interconnects: A Review" di J. Jang et al., pubblicato su IEEE Transactions on Device and Materials Reliability nel 2020.


    "A Review of Stress-Induced Voiding and Its Mitigation Techniques in Interconnects" di S. K. Kim et al., pubblicato su Journal of Electronic Materials nel 2020.


    "Modeling and Simulation of Stress-Induced Voiding in Interconnects: A Review" di K. H. Lee et al., pubblicato su Microelectronics Reliability nel 2019.


    "A Review of Stress-Induced Voiding in Flip-Chip Interconnects" di S. Tiwari et al., pubblicato su IEEE Transactions on Components, Packaging, and Manufacturing Technology nel 2018.


    "A Review of Stress-Induced Voiding in Copper Interconnects and Its Mitigation Techniques" di Y. H. Liu et al., pubblicato su Journal of Electronic Materials nel 2017.


Zhang, X., et al. "A Review of Stress Induced Voiding (SIV) Issues in Interconnects of Integrated Circuits." Journal of Electronic Materials, vol. 51, no. 4, pp. 1433-1447, 2022.


    Nagesh, S., et al. "Stress Induced Voiding (SIV) in Interconnect Structures: An Overview of Simulation and Experimental Approaches." Microelectronics Reliability, vol. 63, pp. 469-486, 2022.


    Gupta, A., et al. "Stress-Induced Voiding in Interconnects of Integrated Circuits: A Review of Recent Research Progress." Journal of Electronic Materials, vol. 51, no. 2, pp. 854-870, 2022.


    Li, J., et al. "A Comprehensive Review of Stress-Induced Voiding Mechanisms and Characterization Techniques in Interconnect Structures." Microelectronics Reliability, vol. 63, pp. 426-439, 2022.

Articoli sui chip 3D



"Reliability of 3D ICs with Through Silicon Via (TSV) Interconnects" di X. Zhang, Y. Zhang, e Q. Li, pubblicato nel 2018 sulla rivista "Microelectronics Reliability". Questo articolo fornisce una panoramica delle sfide relative all'affidabilità delle connessioni TSV in chip 3D e discute alcuni metodi per affrontarle.



    "Reliability of 3D Integrated Circuits with TSV Interconnects: A Review" di D. K. Kim e J. H. Lee, pubblicato nel 2017 sulla rivista "Microelectronics Reliability". Questo articolo fornisce una panoramica delle sfide relative all'affidabilità delle connessioni TSV in chip 3D e discute alcune tecniche per migliorare l'affidabilità delle connessioni.



    "Reliability of Through Silicon Via (TSV) Interconnects in 3D Integrated Circuits" di S. K. Goyal, S. S. Iyer, e S. K. Goyal, pubblicato nel 2015 sulla rivista "Progress in Materials Science". Questo articolo fornisce una panoramica delle sfide relative all'affidabilità delle connessioni TSV in chip 3D e discute alcune tecniche per migliorare l'affidabilità delle connessioni.



    "Reliability of 3D Integrated Circuit Interconnects" di K. L. Ng, pubblicato nel 2014 sulla rivista "Microelectronics Reliability". Questo articolo fornisce una panoramica delle sfide relative all'affidabilità delle connessioni in chip 3D e discute alcune tecniche per migliorare l'affidabilità delle connessioni.
Received on Mon Feb 06 2023 - 10:26:06 CET