Re: problema transistor nmos-cmos

From: andreafr <andreafr68_at_despammed.com>
Date: Fri, 14 Nov 2003 09:41:45 +0100

"Rodion" <Rodion_at_hotmail.com> a �crit dans le message de
news:xB7sb.5782$9_.249878_at_news1.tin.it...
> X
> |
> |
> V0----(S)Pmos(D)----(S)Pmos(D)----(S)Nmos(D)----(S)Nmoss(D)----massa
> (G) (G) (G)
> (G)
> | |----------------|
> |
> | v2
> |
> |
> |
> |---------------------------------------------------|
> |v1

Ancora non e' chiaro. Sei sicuro che i Drain degli NMOS sono alla massa?
(i Drain sono quelli senza freccetta).
Se cosi' fosse, non e' molto sensato. Dal disegno, anche usando un font
proporzionale, non si capisce molto. Il gate del quarto MOS non e'
collegato
e dai collegamenti sembra che i gate siano collegati nel modo: primo-secondo
e terzo-quarto, mentre nel messaggio era scritto primo-quarto e
terzo-secondo.

Azzardo io uno schema sperando che si capisca (usa i font proporzionali
per visualizzarlo, al limite copia e incolla sul notepad):


               ------------ VDD
                     |
                     |
                ||<--
     -----------||
     | ||---
     | |
     | |
     | ||<--
     | ---||
     | | ||---
 V1__| V2__| |_______ OUT
     | | |
     | | ||---
     | ---||
     | ||-->
     | |
     | |
     | ||---
     -----------||
                ||-->
                     |
                     |
               ------------ VSS


Le frecce indicano i source come da convenzione e
il verso ti indica se il mos e' di tipo p o n (questa
e' la convenzione degli "analogici": in realta' i "digitali"
usano i pallini al gate per indicare il tipo di mos e non
usano frecce).

In questo caso la tabella di verita' e' quella che ti
ha mostrato marco_copyright, e quella che ti
suggerivo nel primo post.

Lo stato ad alta impedenza ti puo' essere utile se
devi connettere piu' stadi di uscita come questo
ad un unico punto, ad esempio un bus. In quel caso
lo stato Z ti garantisce che non ci sono conflitti
sul bus.

>
> questo � lo schema del circuito. Il mio dubbio era:
> 1)sapere cosa dovevo mettere nella tabella della verit� della funzione X
> rispetto a v1 e v2 quando questi sono discordi
> la mia tabella della verit� �:
> v1 v2 X
> 0 0 1(V0)
> 0 1 Alta impedenza (posso considerarlo come uno stato logico
> "0"?)
> 1 0 idem
> 1 1 0(massa)

Non puoi considerare lo stato ad alta impedenza come un
ingresso a "0". Infatti basta un lievissimo pull-up, anche
un resistore di 100K, per portarlo ad "1". Di fatto l'uscita
e' scollegata e non ha un valore definito: assume lo stato
di chi comanda lo stadio alla quale e' collegata.


> 2) La funzione realizzata � comunque un NOR o i stati ad "alta impedenza"
> devono essere evitati scartati nella realizzazione di porte logiche?Se
cos�
> fosse il circuito dell'esame non rappresenterebbe nessuna funzione logica
> "corretta" possibilit� che era "concessa" dal testo dell'esercizio
(infatti
> diceva, ...." quale � la funzione logica eventualmente prodotta dal
> circuito?"

Non so. Collegando i due ingressi insieme puoi fare un NOT
(inverter) che, come ti dicevo nell'altro post, ha il vantaggio
di non avere mai la conduzione simultanea dei due rami.

Prova a scrivere la TT cosi' come ti e' stato suggerito.
Secondo alcuni lo stato Z e' un vero e proprio stato logico,
come lo stato X (don't care). Nei data sheet delle logiche
commerciali si trovano delle TT in cui e' presente lo stato Z,
non vedo perche' non considerarlo... Comunque dipende
sempre dagli umori e dalle idiosincrasie del prof.


> 3) se si allora perch� su tutti i libri � riportata la sola porta logica
> Cmos con i 2 Pmos in serie e i 2 Nmos in parallalo?

> Grazie.

Non credo di averti aiutato molto, comunque prova su altri NG.
Forse questo non e' il piu' adatto per questo genere di problemi.

&
Received on Fri Nov 14 2003 - 09:41:45 CET